内存频率和CL延迟哪个重要[解答]

    不一定，这个主要看游戏的内存读写方式决定的，如果游戏的数据多依赖处理器的高速缓存就能解决问题了，那么CL延迟的影响会被降到很低，再或者是列的数据会比较常被存取，那么CL延迟的影响也会比较低。

    要形象的了解延迟，我们不妨把内存当成一个存储着数据的数组，或者一个EXCEL表格，要确定每个数据的位置，每个数据都是以行和列编排序号来标示，在确定了行、列序号之后该数据就唯一了。

    因此从处理器开始从内存索取数据开始到完成读取的总时间应该是延迟的时间+数据读写的时间的综合，而延迟的时间又会被细分，详见下面的解释。

    文中虽然尽量避免了使用术语名词频率，但是无法避免不使用属于名词，对于内存时序的术语名词的解释请点击：什么是内存时序 https://www.VeVB.COm/hardware/nacun/57650.html

　　在实际工作时，无论什么类型的内存，在数据被传输之前，传送方必须花费一定时间去等待传输请求的响应，通俗点说就是传输前传输双方必须要进行必要的通信，而这种就会造成传输的一定延迟时间。CL设置一定程度上反映出了该内存在CPU接到读取内存数据的指令后，到正式开始读取数据所需的等待时间。不难看出同频率的内存，CL设置低的更具有速度优势。

    CL设置较低的内存具备更高的优势，这可以从总的延迟时间来表现。内存总的延迟时间有一个计算公式，总延迟时间=系统时钟周期×CL模式数+存取时间（tAC）。

    首先来了解一下存取时间（tAC）的概念，tAC是Access Time from CLK的缩写，是指最大CAS延迟时的最大数输入时钟，是以纳秒为单位的，与内存时钟周期是完全不同的概念，虽然都是以纳秒为单位。存取时间（tAC）代表着读取、写入的时间，而时钟频率则代表内存的速度。

    如某内存其存取时间为6ns，而其内存时钟周期为6ns，如BIOS可调节CL设置，并设定为2.5，则总的延迟时间＝6ns X2.5＋6ns＝21ns，而如果CL设置为2，那么总的延迟时间＝6ns X2＋6ns＝18 ns，就减少了3ns的时间。

    从总的延迟时间来看，CL值的大小起到了很关键的作用。不过，并不是说CL值越低性能就越好，因为其它的因素会影响这个数据。例如，处理器的三级缓存很大，这表示处理器比较少地直接从内存读取数据。再者，列的数据会比较常被存取，所以RAS-to-CAS的发生几率也大，读取的时间也会增多。最后，有时会发生同时读取大量数据的情形，在这种情形下，相邻的内存数据会一次被读取出来，CAS延迟时间只会发生一次。

　　选择购买内存时，最好选择同样CL设置的内存，因为不同速度的内存混插在系统内，系统会以较慢的速度来运行，也就是当CL2.5和CL2的内存同时插在主机内，系统会自动让两条内存都工作在CL2.5状态，造成资源浪费。